Synopsys Design Compiler

Synopsys Design Compiler

ASIC софтуер за синтез на логика за компилиране на Verilog, VHDL и System Verilog в GDSII маска за производство на IC.
Synopsys предлага Design Compiler 2010, който осигурява двукратно ускоряване на процеса на синтез и физическа реализация.RTL дизайнерите могат да извършват какво, ако проучване на етаж, за да идентифицират и коригират проблемите на етажния план по-рано.
synopsys-design-compiler

WebSite:

Категории

Алтернативи на Synopsys Design Compiler за Windows с безплатен лиценз

Synplify Pro

Synplify Pro

Общ FPGA синтез предна част за FPGAs като Xilinx и Altera.