Synopsys Design Compiler

Synopsys Design Compiler

ASIC софтуер за синтез на логика за компилиране на Verilog, VHDL и System Verilog в GDSII маска за производство на IC.
Synopsys предлага Design Compiler 2010, който осигурява двукратно ускоряване на процеса на синтез и физическа реализация.RTL дизайнерите могат да извършват какво, ако проучване на етаж, за да идентифицират и коригират проблемите на етажния план по-рано.
synopsys-design-compiler

WebSite:

Категории

Алтернативи на Synopsys Design Compiler за всички платформи с всякакъв лиценз

Scriptum

Scriptum

Scriptum е безплатен текстов редактор, фокусиран върху VHDL и Verilog дизайн, работещ на Windows и Linux.Използвайки няколко интерфейса на прозореца на документа, комбиниран с страници с раздели, той ви предлага гладка среда за редактиране на VHDL, Verilog и други езикови файлове.
Synplify Pro

Synplify Pro

Общ FPGA синтез предна част за FPGAs като Xilinx и Altera.